[gesichtete Version] | [gesichtete Version] |
(LOOP Upgrade: loop_index and youtubehd) |
(LOOP Upgrade: loop_index and youtubehd) |
||
Zeile 9: | Zeile 9: | ||
Die folgende Abbildung zeigt weitere definierte Gatter-Typen: | Die folgende Abbildung zeigt weitere definierte Gatter-Typen: | ||
</p><loop_index id="5fa9785ca4710">NICHT-Gatter|Gatter, NICHT|NOT-Gate|Gate, NOT</loop_index><loop_index id="5fa9785ca4718">UND-Gatter|Gatter, UND|AND-Gate|Gate, AND</loop_index><loop_index id="5fa9785ca471d">NICHT-UND-Gatter|Gatter, NICHT-UND|NAND-Gate|Gate, NAND</loop_index><loop_index id="5fa9785ca4722">ODER-Gatter|Gatter, ODER|OR-Gate|Gate, OR</loop_index> | </p><loop_index id="5fa9785ca4710">NICHT-Gatter|Gatter, NICHT|NOT-Gate|Gate, NOT</loop_index><loop_index id="5fa9785ca4718">UND-Gatter|Gatter, UND|AND-Gate|Gate, AND</loop_index><loop_index id="5fa9785ca471d">NICHT-UND-Gatter|Gatter, NICHT-UND|NAND-Gate|Gate, NAND</loop_index><loop_index id="5fa9785ca4722">ODER-Gatter|Gatter, ODER|OR-Gate|Gate, OR</loop_index> | ||
<loop_index id="5fa9785ca4726">NICHT-ODER-Gatter | <loop_index id="5fa9785ca4726">NICHT-ODER-Gatter</loop_index><loop_index id="5fa978ae58fbf">Gatter, NICHT-ODER</loop_index><loop_index id="5fa978ae58fc6">NOR-Gate</loop_index><loop_index id="5fa978ae58fcb">Gate, NOR</loop_index><loop_index id="5fa9785ca472b">EXKLUSIV-ODER-Gatter</loop_index><loop_index id="5fa9785d19682">Gatter, EXCLUSIV-ODER</loop_index><loop_index id="5fa9785d19688">XOR-Gate</loop_index><loop_index id="5fa9785d1968e">Gate, XOR</loop_index> | ||
<p> | <p> | ||
<loop_figure title="Unterschiedliche Gatter" description="Symbole gemäß IEEE Standard 91a-1991" copyright="CC-BY" index=true show_copyright=true id="5fa9785ca472f">[[Datei:Gatter.jpg|650px]]</loop_figure> | <loop_figure title="Unterschiedliche Gatter" description="Symbole gemäß IEEE Standard 91a-1991" copyright="CC-BY" index=true show_copyright=true id="5fa9785ca472f">[[Datei:Gatter.jpg|650px]]</loop_figure> |
Im Kapitel Aufbau und Arbeitsweise eines Registers wird der Aufbau und die Arbeitsweise einer einzelnen Speicherzelle eines Registers der CPU erklärt (siehe Video: Arbeitsweise einer Speicherzelle). Dabei kommen u.a. UND-Gatter zum Einsatz.
Die folgende Abbildung zeigt weitere definierte Gatter-Typen:
Die für die Gatter geltenden Ausgangswerte in Abhängigkeit der Eingangswerte zeigen die folgenden Wahrheitstafeln:
Das folgende Video verdeutlich den Zusammenhang des jeweiligen Gatters mit seiner Wahrheitstafel.
Wenn Sie dieses Element öffnen, werden Inhalte von externen Dienstleistern geladen und dadurch Ihre IP-Adresse an diese übertragen.
Zusätzliche Bescheibungen, auch zum internen Aufbau eines einzelnen Gatters, liefert die weiterführende Literatur:
Weiterführende Literatur
Die hier verlinkte Online-Ausgabe eines Lehrtextes der Otto-Friedrich-Universität Bamberg liefert in Kapitel 4: Schaltwerke detailliertere Informationen zum Aufbau eines Registers und seiner Speicherzellen. Die Lektüre dieser Quelle sei unter Beachtung der geltenden Lizenz ausdrücklich empfohlen.
Autoren: Martin Eisenhardt, Andreas Henrich, Stefanie Sieber
Rechner- und Betriebssysteme, Kommunikationssysteme, Verteilte Systeme
http://www.uni-bamberg.de/fileadmin/uni/fakultaeten/wiai_lehrstuehle/medieninformatik/Dateien/Publikationen/2007/eisenhardt-rbkvs-1.0.pdf
Dieses Werk steht unter der Creative Commons BY-NC-ND-Lizenz
http://creativecommons.org/licenses/by-nc-nd/2.0/de/
Eine sehr schöne (englischsprachige) Erläuterung des Zusammenhangs zwischen Transistoren, Gatter und Addierer auf einer CPU bietet das folgende Video (14:26) auf YouTube:
See How Computers Add Numbers In One Lesson
http://www.youtube.com/watch?v=VBDoT8o4q00
Schau es dir an!