Die folgenden Seiten verlinken nicht auf andere Sprachversionen.

Unten werden bis zu 50 Ergebnisse im Bereich 1 bis 50 angezeigt.

Zeige (vorherige 50 | ) (20 | 50 | 100 | 250 | 500)

  1. Abhängig und gleichzeitig unabhängig
  2. Adressierungsarten
  3. Aktives Warten
  4. Aktives Warten mit TSL
  5. Aktives Warten mit while
  6. Allgemeiner Aufbau eines Controllers
  7. Anhang
  8. Animation der Zusammenarbeit
  9. Arbeitsweise der MMU
  10. Aufbau und Arbeitsweise der ALU
  11. Aufbau und Arbeitsweise des Speicherwerks
  12. Aufbau und Arbeitsweise eines Busses
  13. Aufbau und Arbeitsweise eines DMA-Controllers
  14. Aufbau und Arbeitsweise eines Registers
  15. Aufgaben & Co. zu Prozessoren
  16. Aufgaben & Co. zum Befehlsformat
  17. Aufgaben eines Dateisystems
  18. Aufgaben eines Treibers
  19. Aufgaben zu Deadlocks
  20. Aufgaben zu Prozesse und Threads
  21. Aufgaben zum Kapitel Dateiverwaltung
  22. Aufgaben zum Kapitel Einführung Betriebssysteme
  23. Aufgaben zum Kapitel Geräteverwaltung
  24. Aufgaben zum Kapitel Prozessoren und ihre Befehle
  25. Aufgaben zum Kapitel Prozessverwaltung
  26. Aufgaben zum Kapitel Speicherverwaltung
  27. Aufgaben zum Kapitel Vom Anwender zur digitalen Schaltung
  28. Aufgaben zum Kapitel Weitere Komponenten der Computerarchitektur
  29. Aufgaben zum Scheduling
  30. Aufgaben zur Prüfungsvorbereitung
  31. Aufgaben zur Synchronisation
  32. Autoreninformation
  33. Basisregister
  34. Befehlsformat
  35. Befehlssatz
  36. Bereitstellen einer Schnittstelle zum Geräte-Controller
  37. Bereitstellen einer Schnittstelle zur Geräteverwaltung
  38. Betriebsmittel
  39. Betriebsmittel sind Prozessen zugeordnet
  40. Betriebssystemarchitekturen
  41. Betriebssystemarten
  42. Betriebssysteme
  43. Bits und Bytes
  44. Blockorientierte Geräte
  45. Computerarchitektur
  46. Computerarchitektur und Betriebssysteme
  47. Copyright
  48. CreateProcess
  49. DMA-Controller
  50. DMA - Direct Memory Access

Zeige (vorherige 50 | ) (20 | 50 | 100 | 250 | 500)