[unmarkierte Version] | [gesichtete Version] |
Keine Bearbeitungszusammenfassung |
|||
(7 dazwischenliegende Versionen von 3 Benutzern werden nicht angezeigt) | |||
Zeile 1: | Zeile 1: | ||
Der TSL-Befehl ist ein spezieller Maschinenbefehl, der von einigen CPUs zur Verfügung gestellt wird. Es handelt sich also um einen Assemblerbefehl, ähnlich denen aus [[Das Problem des ungünstigsten Moments#Listing_2|diesem vorangegangenen Listing]]. | Der TSL-Befehl ist ein spezieller Maschinenbefehl, der von einigen CPUs zur Verfügung gestellt wird. Es handelt sich also um einen Assemblerbefehl, ähnlich denen aus [[Das Problem des ungünstigsten Moments#Listing_2|diesem vorangegangenen Listing]]. | ||
</p> | </p> | ||
Zeile 9: | Zeile 7: | ||
== TSL, TAS oder XCHG == | == TSL, TAS oder XCHG == | ||
<p> | <p> | ||
'''TSL''' steht als Abkürzung für '''Test and Set Lock''', in einigen Quellen (oder auf einigen CPUs) heißt dieser Befehl alternativ '''TAS''', was für '''Test And Set''' steht. <cite>Mandl+2013</cite> weist in Kapitel 6.2.1 auch auf den '''XCHG'''-Befehl hin, der auf Intel-basierten Maschinen mit entsprechender Funktionalität zu finden ist (XCHG als Abkürzung für '''Exchange''', siehe [[Aktives_Warten_mit_TSL#Aufgabe_2|Aufgabe 2 unten]]). | '''TSL''' steht als Abkürzung für '''Test and Set Lock''', in einigen Quellen (oder auf einigen CPUs) heißt dieser Befehl alternativ '''TAS''', was für '''Test And Set''' steht. <cite id="5fa9783c2e231">Mandl+2013</cite> weist in Kapitel 6.2.1 auch auf den '''XCHG'''-Befehl hin, der auf Intel-basierten Maschinen mit entsprechender Funktionalität zu finden ist (XCHG als Abkürzung für '''Exchange''', siehe [[Aktives_Warten_mit_TSL#Aufgabe_2|Aufgabe 2 unten]]). | ||
</p> | </p> | ||
Zeile 21: | Zeile 19: | ||
10: TSL 25 ; Hier passieren zwei Dinge als atomare Aktion:<br /> | 10: TSL 25 ; Hier passieren zwei Dinge als atomare Aktion:<br /> | ||
; --> Wert aus Speicherzelle 25 in Akkumulator kopieren<br /> | ; --> Wert aus Speicherzelle 25 in Akkumulator kopieren<br /> | ||
; --> Zahl 1 in | ; --> Zahl 1 in Sp.zelle 25 schreiben (setze lock=1)<br /> | ||
11: EQUAL #0 ; Prüfe: Ist ACC == 0? (Eigentlich: ist lock == 0?)<br /> | 11: EQUAL #0 ; Prüfe: Ist ACC == 0? (Eigentlich: ist lock == 0?)<br /> | ||
12: JUMP 10 ; Prüfung ergab FALSE<br /> | 12: JUMP 10 ; Prüfung ergab FALSE<br /> | ||
Zeile 49: | Zeile 47: | ||
<p> | <p> | ||
<loop_area type="task"> | <loop_area type="task"> | ||
<loop_task title="Speicherzelle 13"> | <loop_task title="Speicherzelle 13" id="5fa9783c2e255"> | ||
<p> | <p> | ||
In [[Aktives_Warten_mit_TSL#Listing_1|Listing 1 oben auf dieser Seite]] findet sich in Speicherzelle 13 kein Befehl, sondern nur ''"drei Punkte"''. | In [[Aktives_Warten_mit_TSL#Listing_1|Listing 1 oben auf dieser Seite]] findet sich in Speicherzelle 13 kein Befehl, sondern nur ''"drei Punkte"''. | ||
Zeile 66: | Zeile 64: | ||
<p> | <p> | ||
<loop_area type="task"> | <loop_area type="task"> | ||
<loop_task title="XCHG bei Intel"> | <loop_task title="XCHG bei Intel" id="5fa9783c2e264"> | ||
<p> | <p> | ||
Intel zeigt im [http://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architectures-optimization-manual.pdf Intel® 64 and IA-32 Architectures Optimization Reference Manual] in Kapitel 8.4.2, Example 8-4, ein Beispiel für die Verwendung des XCHG-Befehls. | Intel zeigt im [http://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architectures-optimization-manual.pdf Intel® 64 and IA-32 Architectures Optimization Reference Manual] in Kapitel 8.4.2, Example 8-4, ein Beispiel für die Verwendung des XCHG-Befehls. | ||
Zeile 85: | Zeile 83: | ||
<p> | <p> | ||
<loop_area type="task"> | <loop_area type="task"> | ||
<loop_task title="Gilt der Nachteil noch?"> | <loop_task title="Gilt der Nachteil noch?" id="5fa9783c2e272"> | ||
<p> | <p> | ||
Hattest du in [[Aktives_Warten_mit_while#Aufgabe_4|dieser Aufgabe]] den großen Nachteil des [[aktives Warten|aktiven Wartens]] herausgefunden? | Hattest du in [[Aktives_Warten_mit_while#Aufgabe_4|dieser Aufgabe]] den großen Nachteil des [[aktives Warten|aktiven Wartens]] herausgefunden? | ||
Zeile 93: | Zeile 91: | ||
</p> | </p> | ||
</loop_task> | </loop_task> | ||
</loop_area> | </loop_area> | ||
</p> | </p> |
Der TSL-Befehl ist ein spezieller Maschinenbefehl, der von einigen CPUs zur Verfügung gestellt wird. Es handelt sich also um einen Assemblerbefehl, ähnlich denen aus diesem vorangegangenen Listing.
TSL steht als Abkürzung für Test and Set Lock, in einigen Quellen (oder auf einigen CPUs) heißt dieser Befehl alternativ TAS, was für Test And Set steht. Mandl 2013 weist in Kapitel 6.2.1 auch auf den XCHG-Befehl hin, der auf Intel-basierten Maschinen mit entsprechender Funktionalität zu finden ist (XCHG als Abkürzung für Exchange, siehe Aufgabe 2 unten).
Dieses vorangegangene Listing kann nun durch Einbringung des TSL-Befehls umgestaltet werden. Zur Erinnerung: In Speicherzelle 25 ist der aktuelle Wert der Sperrvariablen lock abgelegt.
10: TSL 25 ; Hier passieren zwei Dinge als atomare Aktion:
; --> Wert aus Speicherzelle 25 in Akkumulator kopieren
; --> Zahl 1 in Sp.zelle 25 schreiben (setze lock=1)
11: EQUAL #0 ; Prüfe: Ist ACC == 0? (Eigentlich: ist lock == 0?)
12: JUMP 10 ; Prüfung ergab FALSE
13: ... ; Prüfung ergab TRUE
Listing 1: Sperre in Assembler mit TSL-Befehl
Im Vergleich zum vorangegangenen Listing ist Listing 1 hier deutlich kürzer. Für das Verständnis wichtig ist die Arbeitsweise des TSL-Befehls. Die CPU sorgt bei der Ausführung des TSL-Befehls dafür, dass zwei Dinge innerhalb einer Aktion (atomar!) passieren, weder ein Kontextwechsel, noch ein Interrupt können den TSL-Befehl unterbrechen:
Der EQUAL-Befehl vergleicht anschließend den Wert aus Register 1 mit der Zahl 0. Abhängig vom Ergebnis dieses Vergleichs muss der durchführende Prozess entweder in der Schleife weiter warten, oder darf seinen kritischen Bereich ausführen.
In Listing 1 oben auf dieser Seite findet sich in Speicherzelle 13 kein Befehl, sondern nur "drei Punkte".
Welcher Befehl sollte in Speicherzelle 13 stehen?
Oder anders gefragt: Was sollen die "drei Punkte" andeuten?
Intel zeigt im Intel® 64 and IA-32 Architectures Optimization Reference Manual in Kapitel 8.4.2, Example 8-4, ein Beispiel für die Verwendung des XCHG-Befehls.
Wie unterscheiden sich die Funktionsweisen des gerade beschriebenen TSL-Befehls und des XCHG-Befehls?
Kann deiner Meinung nach mit beiden Varianten die gleiche Funktionalität erreicht werden? Diskutiere diese Frage in deiner Lerngruppe!
Hattest du in dieser Aufgabe den großen Nachteil des aktiven Wartens herausgefunden?
Gilt dieser Nachteil dann auch noch bei Einsatz des TSL-, TAS- oder XCHG-Befehls?
Diese Seite steht unter der Creative Commons Namensnennung 3.0 Unported Lizenz http://i.creativecommons.org/l/by/3.0/80x15.png